USB3 Vision IP 코어는 Cypress FX3 USB 컨트롤러에서 실행되는 임베디드 USB3 Vision 라이브러리의 소스 코드 옵션을 제공합니다. 이는 드물게 사용되는 선택적 USB3 Vision 기능의 확장이나 하드웨어 요구 사항을 보다 효과적으로 맞춤화하는 데 유용합니다.

S2I의 USB3 Vision FPGA 솔루션은 FPGA IP 코어와 함께 완전 작동 가능한 레퍼런스 디자인으로 제공됩니다. 이는 개발 시간을 최소화하고 소형 풋프린트로 최상급 성능을 구현하는 동시에 디자인 커스터마이징을 위한 충분한 유연성을 제공합니다. 센서-이미지 변환 코어는 컴팩트하여 FPGA 내 애플리케이션을 위한 충분한 공간을 확보합니다.

IP 코어의 첫 번째 구성 요소는 최상위 설계(Top Level Design)입니다. 이는 외부 하드웨어(이미저, 센서, USB3 PHY)와 FPGA 내부 데이터 처리 간의 인터페이스 역할을 합니다. 당사는 이 모듈을 VHDL 소스 코드로 제공하며, 맞춤형 하드웨어에 적용할 수 있습니다.

프레임 버퍼는 FPGA 벤더별 메모리 컨트롤러와 인터페이스합니다. 프레임 버퍼는 데이터 버퍼링과 이미지 분할을 가능하게 합니다. 이 모듈은 일반적으로 FPGA의 내부 메모리를 사용하지만, 카메라와 PC 간 긴 통신 지연을 상쇄하기 위해 외부 메모리를 사용할 수도 있습니다.

참조 설계의 영상 획득 모듈은 테스트 패턴 생성기를 통해 카메라를 시뮬레이션합니다. 이 모듈은 VHDL 소스 코드로 제공되며, 최종 카메라 설계에서는 센서 인터페이스 및 픽셀 처리 로직으로 대체되어야 합니다.

USB3 Vision 스트리밍 프로토콜 패킷 컴포저는 비디오 소스의 모든 데이터를 가져와 USB3 Vision 스트리밍 패킷을 생성합니다. 또한 USB3 PHY(Cypress FX3)와의 모든 저수준 통신을 처리합니다.

사이프레스 FX3 칩(내장형 ARM CPU 및 물리 인터페이스 포함)이 모든 USB3 초기화 루틴과 USB3 Vision 제어 채널 통신을 처리하는 데 사용됩니다.