- AMD 7 시리즈(및 이후 버전) 호환
- Altera Cyclone 10 디바이스(및 이후 버전) 호환
- 컴팩트한 크기
- 사용자 정의 가능
- 1Gbps부터 100Gbps까지 속도 지원
- 작동 가능한 레퍼런스 디자인으로 제공
건축
CoaXPress(CXP)는 널리 사용되는 동축 케이블을 기반으로 한 비전 애플리케이션용 표준 통신 프로토콜입니다. 카메라와 프레임 그래버 또는 임베디드 프로세서 간의 손쉬운 인터페이싱을 가능하게 하며 GenICam 소프트웨어 표준을 지원합니다. Sensor to Image는 CoaXPress 인터페이스를 사용하는 FPGA 기반 수신기를 구축하기 위한 일련의 IP 코어와 개발 프레임워크를 제공합니다. CXP의 속도 특성상 수신기는 임베디드 트랜시버를 활용한 고속 FPGA 기반 CXP 코어 구현이 필요합니다. CXP 호스트 코어는 AMD 및 Altera 장치와 호환됩니다.
자원 사용량
리소스 사용량 다운로드혜택
MVDK CoaXPress용 머신 비전 개발 키트
센서 투 이미지 MVDK 개발 키트는 머신 비전 애플리케이션을 위한 유연한 평가 플랫폼입니다. Altera 및 AMD FPGA를 탑재한 다양한 Enclustra FPGA 모듈용 CoaXPress 호스트 및 디바이스 레퍼런스 설계를 지원합니다.
광섬유 기반 CoaXPress
광섬유 케이블과 연동하기 위한 별도의 CoaXPress-over-Fiber-Bridge-IP-Core가 제공되어, 장거리, 고속 또는 가혹한 환경에서도 사용 가능합니다.
제공된 참조 설계
완전 기능형 레퍼런스 디자인: S2I의 FPGA 솔루션은 FPGA IP 코어와 함께 합의된 공통 플랫폼에서 실행되는 독립형 완전 기능형 레퍼런스 디자인으로 제공됩니다. 이는 개발 시간을 최소화하고 작은 풋프린트에서 최상급 성능을 제공하면서도 설계 커스터마이징을 위한 충분한 유연성을 보장합니다. 센서 투 이미지 코어는 컴팩트하여 FPGA 내에 애플리케이션을 위한 충분한 공간을 확보합니다.
FPGA 통합 CPU
FPGA 내장 CPU(MicroBlaze, NIOS, ARM, Risc V)는 CXP-Device/Host 코어와 함께 여러 비시간적 제어 및 구성 작업에 사용됩니다. 이 소프트웨어는 C 언어로 작성되었으며 고객이 쉽게 확장할 수 있습니다.
최상위 설계
IP 코어의 첫 번째 구성 요소는 최상위 설계(Top Level Design)입니다. 이는 외부 하드웨어(이미저, 센서, CXP PHY)와 FPGA 내부 데이터 처리 간의 인터페이스 역할을 합니다. 당사는 이 모듈을 맞춤형 하드웨어에 적용 가능한 VHDL 소스 코드로 제공합니다.
CXP 패킷 분해기
CXP 제어 인터페이스는 CXP 제어 채널의 모든 데이터를 송수신합니다. 외부 CXP 카메라는 이 채널을 통해 제어됩니다. CXP 스트리밍 인터페이스는 카메라로부터 모든 데이터를 디코딩하여 AXI 스트림으로 출력합니다. 이 스트림은 추가 처리에 활용될 수 있습니다. CXP 패킷 디컴포저는 FPGA 트랜시버와의 고속 인터페이스를 구현하는 CXP 전송 계층 컨트롤러와 통신합니다. IP 코어는 최적의 자원-성능 비율을 위해 32비트 또는 64비트 데이터 경로로 제공됩니다. 64비트 데이터 경로는 IP가 CXP-25를 지원할 수 있도록 합니다.
스트림 처리 모듈
비디오 처리의 예시로, 참조 설계에는 CXP 패킷 디컴포저 유닛의 비디오 스트림 출력 사용을 보여주는 간단한 디스플레이 유닛 또는 패턴 검사기 모듈이 포함됩니다.
FMC 인터페이스 확장
다양한 레퍼런스 보드의 기능을 확장하기 위해, 추가 인터페이스를 제공하는 FMC(FPGA 메자닌 카드)를 설계했습니다. Microchip 또는 Macom 칩셋을 탑재한 CXP-6 및 CXP-12 호환 하드웨어용 보드를 제공합니다.