광섬유 케이블과 연동하기 위한 별도의 CoaXPress-over-Fiber-Bridge-IP-Core가 제공되어, 장거리, 고속 또는 가혹한 환경에서도 사용 가능합니다.

Coaxlink 프레임 그래버의 탁월한 지원. 통합된 Memento 도구는 디버깅 시 큰 도움이 됩니다.

완전 기능형 레퍼런스 디자인: S2I의 FPGA 솔루션은 FPGA IP 코어와 함께 합의된 공통 플랫폼에서 실행되는 독립형 완전 기능형 레퍼런스 디자인으로 제공됩니다. 이는 개발 시간을 최소화하고 작은 풋프린트에서 최상급 성능을 제공하면서도 설계 커스터마이징을 위한 충분한 유연성을 보장합니다. 센서 투 이미지 코어는 컴팩트하여 FPGA 내에 애플리케이션을 위한 충분한 공간을 확보합니다.

IP 코어의 첫 번째 구성 요소는 최상위 설계(Top Level Design)입니다. 이는 외부 하드웨어(이미저, 센서, CXP PHY)와 FPGA 내부 데이터 처리 간의 인터페이스 역할을 합니다. 당사는 이 모듈을 맞춤형 하드웨어에 적용 가능한 VHDL 소스 코드로 제공합니다.

FPGA 내장 CPU(MicroBlaze, NIOS, ARM, Risc V)는 CXP-Device/Host 코어와 함께 여러 비시간적 제어 및 구성 작업에 사용됩니다. 이 소프트웨어는 C 언어로 작성되었으며 고객이 쉽게 확장할 수 있습니다.

참조 설계의 영상 획득 모듈은 테스트 패턴 생성기를 통해 카메라를 시뮬레이션합니다. 이 모듈은 VHDL 소스 코드로 제공되며, 최종 카메라 설계에서는 센서 인터페이스 및 픽셀 처리 로직으로 대체되어야 합니다.

설계의 일부는 바이너리 파일로만 제공됩니다(예: CXP 제어 프로토콜 라이브러리). 반면 다른 부분은 소스 코드로 제공됩니다. 설계 프레임워크에는 필요한 모든 설계 파일과 코어, Vivado 또는 Quartus 프로젝트 파일이 포함됩니다. 이 프레임워크는 구성 가능한 테스트 패턴 생성기를 갖춘 CXP 카메라 시스템으로 구성됩니다. 본 시스템은 상용 평가 보드용 레퍼런스 설계로 제공됩니다. 참조 설계는 AMD 또는 Altera 개발 도구(제공 범위 외)를 사용합니다.

다양한 레퍼런스 보드의 기능을 확장하기 위해, 추가 인터페이스를 제공하는 FMC(FPGA 메자닌 카드)를 설계했습니다. Microchip 또는 Macom 칩셋을 탑재한 CXP-6 및 CXP-12 호환 하드웨어용 보드를 제공합니다.

CXP 스트리밍 인터페이스는 비디오 센서 출력에서 CXP PHY로 전송되는 모든 데이터를 수신합니다. CXP 사양에 따라 스트리밍 채널에서 최대 속도에 도달합니다. CXP 제어 인터페이스는 CXP 제어 채널을 통해 CXP PHY로부터 모든 데이터를 수신 및 전송하며, CXP 사양에 따라 제어 채널을 구현합니다. CXP 패킷 컴포저는 모든 데이터를 CXP 전송 계층 컨트롤러로 전송하며, 이 컨트롤러는 FPGA 트랜시버와의 고속 인터페이스를 구현합니다. 최적의 자원-성능 비율을 위해 32비트 또는 64비트 폭 데이터 경로로 제공되는 IP입니다.